# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-047840

(43) Date of publication of application: 16.02.1990

(51)Int.Cl.

H01L 21/338

H01L 21/90

H01L 29/812

(21)Application number : 63-199220

(71)Applicant: NEC CORP

(22)Date of filing:

10.08.1988


(72)Inventor: OSE YASUSHI


## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

## (57)Abstract:

PURPOSE: To make it possible to effectively prevent generation of foreign matter by film remaining and dust by this foreign matter and characteristic deterioration by selectively forming a low temperature growth plasma silicon nitride film by a lift-off method using a photoresist, and then removing this nitride film by a wet etching method.

CONSTITUTION: A passivation film 4 is overlaid on a substrate 1 where a gate electrode 2 and a source-drain electrode 3 are formed, and photoresist 5 is applied, and this is removed from the part above the electrode 2, and then a plasma silicon nitride film 6 is grown at low temperature on the whole face and the photoresist 4 is removed 5, whereby the nitride film 6 is left only at the





part above the electrode 2. Wiring 7 to be connected with the electrode 3 is formed on the nitride film 6, and the nitride film 6 is removed by wet etching. According to this, the film 6 grown at low temperature can be selectively formed making use of the photoresist 5, so the removal can be done completely and cross over structure h high accuracy can be formed. Also, without etching the passivation film 4 the film 6 can be removed easily and completely by wet etching, and characteristic deterioration by dust or foreign matter is prevented.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

#### ⑫ 公 開 特 許 公 報(A) 平2-47840

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)2月16日

H 01 L 21/338 21/90 29/812

N

6824-5F

7733-5F H 01 L 29/80

審査請求 未請求 請求項の数 1

(全3頁)

会発明の名称 半導体装置の製造方法

> 20特 顧 昭63-199220

願 昭63(1988) 8月10日 23出

饱発 明者 小 瀬

東京都港区芝5丁目33番1号 日本電気株式会社内

の出 顖 日本電気株式会社 東京都港区芝5丁目33番1号

弁理士 鈴木 個代 理 章夫

1. 発明の名称

半導体装置の製造方法

#### 2. 特許請求の範囲

1. ゲート電極及びソース, ドレイン電極を形成 した基板上にフォトレジストを塗布し、かつこの フォトレジストをゲート電極上の部分で除去する 工程と、全面に低温でプラズマシリコン窒化膜を 成長させ、かつ前記フォトレジストを除去するこ とにより前記ゲート電極上の部分にのみこの低温 成長プラズマシリコン窒化膜を残す工程と、前記 ソース、ドレイン電極に接続される配線をこの低 温成長プラズマシリコン窒化膜上に形成する工程 と、前記低温成長プラズマシリコン窒化膜をウェ ットエッチングにより除去する工程を含むことを 特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体装置の製造方法に関し、特にシ ョットキー障壁電界効果トランジスタ(MESF ET)におけるエアブリッジ構造の製造方法に関 する.

#### (従来の技術)

従来、CaAs基板に形成する超高周波帯用の MESFETでは、ソース電極に繋がる配線をエ アブリッジ構造でショットキーゲートとクロスオ ーパさせる構成が用いられている。このエアプリ ッジ構造の製造方法としては、ゲートバスバー上 にフォトレジスト、ポリイミド等の有機物層を形 成し、この有機物層を土台としてソース電極に整 がる配線を形成し、その後に有機物層を除去して ゲートバスバー上を空洞化する方法が採用されて いる.

#### [発明が解決しようとする課題]

上述した従来の製造方法では、有機物層を選択 的に形成する際にイオンミリング等のドライプロ セスを行っているため、フォトレジストやポリイ ミド等の有機物層の表面がこのイオンミリング処 理によって変質し易い。このため、有機物層の除 去プロセスが不安定なものになって所望のパター

ンの有機物層を得ることが難しい。また、パッシベーションを損傷しないように除去を行うため、有機物層を完全に除去することができなくなり、クロスオーバ部に有機物が異物として残存し、MESFETを持し、或いはMESFETの特性に悪影響を与えるという問題がある。

本発明はクロスオーバ部における異物の発生を 防止して、汚れ及び特性劣化を防止する半導体装 置の製造方法を提供することを目的としている。 〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、ゲート電極 及びソース、ドレイン電極を形成した基板上にフォトレジストを塗布し、かつこのフォトレジストを塗布し、かつこのフォトレジストを塗布して除去する工程と、全面に低温でプラズマシリコン窒化膜を成長させ、か記を大力にないが、では極上の部分にのみこのシリコン窒化膜をされる配線をシリコン窒化膜上に形成する工程と、シリコン窒化膜をウェットエッチングにより除去す る工程を含んでいる。

#### (作用)

上述した方法では、フォトレジストを用いたリフトオフ法により低温成長プラズマシリコン窒化膜を選択形成し、かつこの窒化膜をウェットエッチング法により除去することが可能となる。

#### (実施例)

次に、本発明を図面を参照して説明する。

第1図乃至第5図は本発明の一実施例を工程順に示す縦断面図である。

先ず、第1図のように、半絶縁性 CaAs 基板 1の表面にショットキー金属でゲート電極 (ゲートバスバー) 2を形成し、かつこれに隣接する位置にオーミック接触したソース、ドレイン電極 3を形成する。なお、ドレイン電極の図示は省略している。そして、全面にシリコン窒化膜やシリコン酸化膜等からなるパッシベーション膜 4を被着し、ソース電極 3上にコンタクト用の窓 4 a を開設する。

次いで、第2図のように全面にフォトレジスト

5を塗布し、かつクロスオーバ部に相当する箇所 のフォトレジストを除去する。そして、 100~ 110℃の低温でP-SiN膜(プラズマシリコン 窒化膜) 6 を成長させる。このP-SiN膜 6 の 厚さは、クロスオーバ部の高さに相当する厚さに 形成する。

そして、前記フォトレジスト5を除去することにより、第3図のように、P-SiN膜6の一部がリフトオフ法により除去され、ゲート電極2を 覆う領域にのみ残される。

次に、第4図のように全面に配線用金属、ここではTi/Auで構成した配線膜を被着し、かつこれを所要パターンに形成することで配線 7 を形成する。この配線 7 には Au めっきを施している。また、この配線 7 はパッシベーション膜 4 の閉口 4 a において、ソース電極 3 に電気接続される。

しかる後、前記P-SiN膜6に対してウェットエッチングを行うことにより、第5図のようにゲート電極2上のP-SiN膜6が除去され、この部分に空洞8が形成される。これにより、配線

7 はゲート電極 2 上をエアブリッジ構造でクロスオーバされた構成とされる。なお、この際パッシベーション膜 4 のエッチング比は、低温成長 P ー S i N膜 6 の1/10~1/30程度であるために、パッシベーション膜 4 がエッチングされることは殆どない。

この方法によれば、低温成長したP-SiN膜 6は、フォトレジスト5を利用したリフトオフ法 で選択形成できるので、従来の有機物層の場合の ような除去の不安定性が生じることはなる。 のパターンを容易に得ることができ、低温な のスオーバ構造を形成できる。また、腰4をエッ たP-SiN膜6をそパッシボエッチングによなり、 チングすることができるので、完全ないでまなり、 かった除去できるので、完全ないではない。 かったなり、MESFETの汚れや異物による。 性劣化を防止することが可能となる。

### (発明の効果)

以上説明したように本発明は、フォトレジスト


を用いたリフトオフ法により低温成長PーSiN膜を選択形成しているので、有機物層をイオンミリングするときのような除去工程における不安定性を生じることなく所望のパターンに形成できる。ま構度なクロスオーバ構造を得ることができる。また、低温アーSiN膜をパッシーンである。また、のエッチング比の大きなパッシーンであり、はより除去しているので全ないできないであり、というの発生及び、この異物による汚れや特性劣化を有効に防止できる効果がある。


### 4. 図面の簡単な説明


第1図乃至第5図は本発明の一実施例を製造工程順に示す縦断面図である。

1 … C a A s 基板、 2 … ゲート電極、 3 … ソース 電極、 4 … パッシベーション膜、 5 … フォトレジ スト、 6 …低温成長 P ー S i N 膜、 7 …配線、 8 … 空洞。

. 代理人 弁理士 鈴 木 章 基議 [編]







# 第 4 図

